skip to main content
Primo Advanced Search
Primo Advanced Search Query Term
Primo Advanced Search Query Term
Primo Advanced Search Query Term
Primo Advanced Search prefilters
Resultados 1 2 3 4 5 next page
Result Number Material Type Add to My Shelf Action Record Details and Options
1
Material Type:
Tese de Doutorado
Adicionar ao Meu Espaço

Esquema para sincronizar relógios conectados por rede de comunicação por comutação de pacotes.

Santos, Rodrigo Vieira Dos

Biblioteca Digital de Teses e Dissertações da USP; Universidade de São Paulo; Escola Politécnica 2012-06-14

Acesso online. A biblioteca também possui exemplares impressos.

2
Material Type:
Tese de Doutorado
Adicionar ao Meu Espaço

Estudo do jitter de fase em redes de distribuição de sinais de tempo.

Bueno, Átila Madureira

Biblioteca Digital de Teses e Dissertações da USP; Universidade de São Paulo; Escola Politécnica 2009-06-04

Acesso online. A biblioteca também possui exemplares impressos.

3
A 60-Gb/s 1.2-pJ/bit 1/4-Rate PAM-4 Receiver With a Jitter Compensation CDR
Material Type:
Artigo
Adicionar ao Meu Espaço

A 60-Gb/s 1.2-pJ/bit 1/4-Rate PAM-4 Receiver With a Jitter Compensation CDR

Wang, Li ; Zhang, Zhao ; Wang, Can ; Azmat, Rehan ; Shi, Weimin ; Yue, C. Patrick

IEEE journal of solid-state circuits, 2024-02, Vol.59 (2), p.1-15 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

4
Clock Period-Jitter Measurement With Low-Noise Runtime Calibration for Chips in FinFET CMOS
Material Type:
Artigo
Adicionar ao Meu Espaço

Clock Period-Jitter Measurement With Low-Noise Runtime Calibration for Chips in FinFET CMOS

Wang, Jinn-Shyan ; Chou, Pei-Yuan

IEEE transactions on circuits and systems. I, Regular papers, 2024-03, p.1-8 [Periódico revisado por pares]

IEEE

Texto completo disponível

5
A 4-to-10.5 Gb/s Continuous-Rate Digital Clock and Data Recovery With Automatic Frequency Acquisition
Material Type:
Artigo
Adicionar ao Meu Espaço

A 4-to-10.5 Gb/s Continuous-Rate Digital Clock and Data Recovery With Automatic Frequency Acquisition

Guanghua Shu ; Woo-Seok Choi ; Saxena, Saurabh ; Talegaonkar, Mrunmay ; Anand, Tejasvi ; Elkholy, Ahmed ; Elshazly, Amr ; Hanumolu, Pavan Kumar

IEEE journal of solid-state circuits, 2016-02, Vol.51 (2), p.428-439 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

6
Satellite Jitter Estimation and Validation Using Parallax Images
Material Type:
Artigo
Adicionar ao Meu Espaço

Satellite Jitter Estimation and Validation Using Parallax Images

Pan, Jun ; Che, Chengbang ; Zhu, Ying ; Wang, Mi

Sensors (Basel, Switzerland), 2017-01, Vol.17 (1), p.83-83 [Periódico revisado por pares]

Switzerland: MDPI AG

Texto completo disponível

7
The Accuracy of the Gaussian Tail and Dual Dirac Model in Jitter Histogram and Probability Density Functions
Material Type:
Artigo
Adicionar ao Meu Espaço

The Accuracy of the Gaussian Tail and Dual Dirac Model in Jitter Histogram and Probability Density Functions

Soliman, George

IEEE transactions on electromagnetic compatibility, 2022-12, Vol.64 (6), p.2207-2217 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

8
Jitter Decomposition by Convolutional Neural Networks
Material Type:
Artigo
Adicionar ao Meu Espaço

Jitter Decomposition by Convolutional Neural Networks

Ren, Nan ; Fu, Zaiming ; Zhou, Dandan ; Liu, Hanglin ; Wu, Zhong ; Tian, Shulin

IEEE transactions on electromagnetic compatibility, 2021-10, Vol.63 (5), p.1550-1561 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

9
A Low Noise Sub-Sampling PLL in Which Divider Noise is Eliminated and PD/CP Noise is Not Multiplied by N
Material Type:
Artigo
Adicionar ao Meu Espaço

A Low Noise Sub-Sampling PLL in Which Divider Noise is Eliminated and PD/CP Noise is Not Multiplied by N

Xiang Gao ; Klumperink, E.A.M. ; Bohsali, M. ; Nauta, B.

IEEE journal of solid-state circuits, 2009-12, Vol.44 (12), p.3253-3263 [Periódico revisado por pares]

IEEE

Texto completo disponível

10
Analysis and Verification of Jitter in Bang-Bang Clock and Data Recovery Circuit With a Second-Order Loop Filter
Material Type:
Artigo
Adicionar ao Meu Espaço

Analysis and Verification of Jitter in Bang-Bang Clock and Data Recovery Circuit With a Second-Order Loop Filter

Ge, Xinyi ; Chen, Yong ; Zhao, Xiaoteng ; Mak, Pui-In ; Martins, Rui P.

IEEE transactions on very large scale integration (VLSI) systems, 2019-10, Vol.27 (10), p.2223-2236 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Resultados 1 2 3 4 5 next page

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Refinar Meus Resultados

Tipo de Recurso 

  1. Anais de Congresso  (8.209)
  2. Artigos  (7.210)
  3. Reports  (203)
  4. Book Chapters  (186)
  5. magazinearticle  (119)
  6. Dissertações  (27)
  7. Standards  (7)
  8. Conjunto de Dados  (5)
  9. Livros  (5)
  10. Resenhas  (5)
  11. Recursos Textuais  (3)
  12. Produções Acadêmicas  (2)
  13. Web Resources  (1)
  14. Mais opções open sub menu

Autor/Criador 

  1. Piqueira, J  (1)
  2. Bueno, Á  (1)
  3. Monteiro, L  (1)
  4. Santos, R  (1)
  5. Mais opções open sub menu

Data de Publicação 

De até
  1. Antes de1965  (46)
  2. 1965Até1978  (202)
  3. 1979Até1992  (611)
  4. 1993Até2007  (6.618)
  5. Após 2007  (8.553)
  6. Mais opções open sub menu

Idioma 

  1. Inglês  (15.802)
  2. Japonês  (981)
  3. Espanhol  (27)
  4. Português  (18)
  5. Chinês  (17)
  6. Russo  (10)
  7. Alemão  (7)
  8. Francês  (6)
  9. Coreano  (3)
  10. Turco  (3)
  11. Tcheco  (2)
  12. Persa  (2)
  13. Serbian  (1)
  14. Catalão  (1)
  15. Indonésio  (1)
  16. Polonês  (1)
  17. Bósnio  (1)
  18. Galês  (1)
  19. Mais opções open sub menu

Novas Pesquisas Sugeridas

Ignorar minha busca e procurar por tudo

Deste Autor:

  1. Piqueira, J
  2. Bueno, Á
  3. Monteiro, L
  4. Santos, R

Buscando em bases de dados remotas. Favor aguardar.