skip to main content
Visitante
Meu Espaço
Minha Conta
Sair
Identificação
This feature requires javascript
Tags
Revistas Eletrônicas (eJournals)
Livros Eletrônicos (eBooks)
Bases de Dados
Bibliotecas USP
Ajuda
Ajuda
Idioma:
Inglês
Espanhol
Português
This feature required javascript
This feature requires javascript
Primo Search
Busca Geral
Busca Geral
Acervo Físico
Acervo Físico
Produção Intelectual da USP
Produção USP
Search For:
Clear Search Box
Search in:
Produção Intelectual da USP
Or hit Enter to replace search target
Or select another collection:
Search in:
Produção Intelectual da USP
Busca Avançada
Busca por Índices
This feature requires javascript
This feature requires javascript
Projeto da parte de controle para uma familia de processadores dedicados de alto desempenho
José Edinson Aedo Cobo Pedro Luís Próspero Sanchez 1953-
1992
Localização:
EPBC - Esc. Politécnica-Bib Central
(FD-1424 )
e outros locais
(Acessar)
This feature requires javascript
Localização & Reservas
Detalhes
Resenhas & Tags
Solicitações
Mais Opções
Prateleira Virtual
This feature requires javascript
Enviar para
Adicionar ao Meu Espaço
Remover do Meu Espaço
E-mail (máximo 30 registros por vez)
Imprimir
Link permanente
Referência
EasyBib
EndNote
RefWorks
del.icio.us
Exportar RIS
Exportar BibTeX
This feature requires javascript
Título:
Projeto da parte de controle para uma familia de processadores dedicados de alto desempenho
Autor:
José Edinson Aedo Cobo
Pedro Luís Próspero Sanchez 1953-
Assuntos:
ENGENHARIA ELÉTRICA
Notas:
Dissertação (Mestrado)
Descrição:
Neste trabalho estudamos o projeto e implementacao da parte de controle de um processador risc baseado em multiplas pilhas (de 32 bits). Inicia-se esta dissertacao com uma revisao das arquiteturas empregadas na implementacao de unidades de controle, considerando-se desde as estruturadas baseadas em rom e pla ate as nao estruturadas baseadas em logica aleatoria. Em seguida, se aborda o projeto da parte de controle do processador em estudo, para a qual foram utilizadas duas maquinas de estados finitos (mef) funcionando em paralelo, cada uma encarregada de sublocos particulares da parte operativa. Elas foram descritas e sintetizadas usando um compilador de maquinas de estados finitos desenvolvido na universidade de berkeley e foram implementadas usando plas que foram minimizadas. Os sinais de controle sao gerados usando funcoes combinacionais simples entre os comandos gerados pelas mef e as quatro fases secundarias de relogio. Foi tambem projetado e implementado um chip prova com as caracteristicas relevantes da parte de controle proposta. Os testes realizados demonstraram que o circuito opera de acordo com o projeto. Os testes foram feitos usando vetores de teste a uma razao de 20 nanosegundos por vetor (50 megahertz). Verificou-se nestas condicoes um consumo de potencia de trinta e dois miliwatts
Data de criação/publicação:
1992
Formato:
96p.
Idioma:
Português
Links
Este item no Dedalus
This feature requires javascript
This feature requires javascript
Voltar para lista de resultados
This feature requires javascript
This feature requires javascript
Buscando em bases de dados remotas. Favor aguardar.
Buscando por
em
scope:(USP_PRODUCAO)
Mostrar o que foi encontrado até o momento
This feature requires javascript
This feature requires javascript