skip to main content
Idioma:
Resultados 1 2 3 next page
Refinado por: assunto: Network Topology remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network
Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network
Material Type:
Artigo 		Adicionar ao Meu Espaço

Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network

Matsutani, H. ; Koibuchi, M. ; Yamada, Y. ; Hsu, D.F. ; Amano, H.

IEEE transactions on parallel and distributed systems, 2009-08, Vol.20 (8), p.1126-1141 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
2
An Effective Design of Deadlock-Free Routing Algorithms Based on 2D Turn Model for Irregular Networks
An Effective Design of Deadlock-Free Routing Algorithms Based on 2D Turn Model for Irregular Networks
Material Type:
Artigo 		Adicionar ao Meu Espaço

An Effective Design of Deadlock-Free Routing Algorithms Based on 2D Turn Model for Irregular Networks

Jouraku, A. ; Koibuchi, M. ; Amano, H.

IEEE transactions on parallel and distributed systems, 2007-03, Vol.18 (3), p.320-333 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
3
Layout-conscious random topologies for HPC off-chip interconnects
Layout-conscious random topologies for HPC off-chip interconnects
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Layout-conscious random topologies for HPC off-chip interconnects

Koibuchi, M. ; Fujiwara, I. ; Matsutani, H. ; Casanova, H.

2013 IEEE 19th International Symposium on High Performance Computer Architecture (HPCA), 2013, p.484-495

IEEE

Texto completo disponível

Citações Citado por
4
Performance evaluation of deterministic routings, multicasts, and topologies on RHiNET-2 cluster
Performance evaluation of deterministic routings, multicasts, and topologies on RHiNET-2 cluster
Material Type:
Artigo 		Adicionar ao Meu Espaço

Performance evaluation of deterministic routings, multicasts, and topologies on RHiNET-2 cluster

Koibuchi, M. ; Watanabe, K. ; Otsuka, T. ; Amano, H.

IEEE transactions on parallel and distributed systems, 2005-08, Vol.16 (8), p.747-759 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
5
A Survey and Evaluation of Topology-Agnostic Deterministic Routing Algorithms
A Survey and Evaluation of Topology-Agnostic Deterministic Routing Algorithms
Material Type:
Artigo 		Adicionar ao Meu Espaço

A Survey and Evaluation of Topology-Agnostic Deterministic Routing Algorithms

Flich, J. ; Skeie, T. ; Mejia, A. ; Lysne, O. ; Lopez, P. ; Robles, A. ; Duato, J. ; Koibuchi, M. ; Rokicki, T. ; Sancho, J. C.

IEEE transactions on parallel and distributed systems, 2012-03, Vol.23 (3), p.405-425 [Periódico revisado por pares]

IEEE

Texto completo disponível

Citações Citado por
6
A case for random shortcut topologies for HPC interconnects
A case for random shortcut topologies for HPC interconnects
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

A case for random shortcut topologies for HPC interconnects

Koibuchi, M. ; Matsutani, H. ; Amano, H. ; Hsu, D. F. ; Casanova, H.

2012 39th Annual International Symposium on Computer Architecture (ISCA), 2012, p.177-188

IEEE

Texto completo disponível

Citações Citado por
7
Tightly-Coupled Multi-Layer Topologies for 3-D NoCs
Tightly-Coupled Multi-Layer Topologies for 3-D NoCs
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Tightly-Coupled Multi-Layer Topologies for 3-D NoCs

Matsutani, H. ; Koibuchi, M. ; Amano, H.

2007 International Conference on Parallel Processing (ICPP 2007), 2007, p.75-75

IEEE

Sem texto completo

Citações Citado por
8
L-turn routing: an adaptive routing in irregular networks
L-turn routing: an adaptive routing in irregular networks
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

L-turn routing: an adaptive routing in irregular networks

Koibuchi, M. ; Funahashi, A. ; Jouraku, A. ; Amano, H.

International Conference on Parallel Processing, 2001, 2001, p.383-392

IEEE

Texto completo disponível

Citações Citado por
9
Prediction router: Yet another low latency on-chip router architecture
Prediction router: Yet another low latency on-chip router architecture
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

Prediction router: Yet another low latency on-chip router architecture

Matsutani, H. ; Koibuchi, M. ; Amano, H. ; Yoshinaga, T.

2009 IEEE 15th International Symposium on High Performance Computer Architecture, 2009, p.367-378

IEEE

Texto completo disponível

Citações Citado por
10
A Switch-Tagged Routing Methodology for PC Clusters with VLAN Ethernet
A Switch-Tagged Routing Methodology for PC Clusters with VLAN Ethernet
Material Type:
Artigo 		Adicionar ao Meu Espaço

A Switch-Tagged Routing Methodology for PC Clusters with VLAN Ethernet

Koibuchi, M ; Otsuka, T ; Kudoh, T ; Amano, H

IEEE transactions on parallel and distributed systems, 2011-02, Vol.22 (2), p.217-230 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
Resultados 1 2 3 next page

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Mostrar Somente

  1. Recursos Online (21)
  2. Revistas revisadas por pares (5)

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.