skip to main content
Idioma:
Resultados 1 2 3 4 5 next page
Mostrar Somente
Refinado por: autor: Samori, Carlo remover
Result Number Material Type Add to My Shelf Action Record Details and Options
1
A Comprehensive Phase Noise Analysis of Bang-Bang Digital PLLs
A Comprehensive Phase Noise Analysis of Bang-Bang Digital PLLs
Material Type:
Artigo 		Adicionar ao Meu Espaço

A Comprehensive Phase Noise Analysis of Bang-Bang Digital PLLs

Avallone, Luca ; Mercandelli, Mario ; Santiccioli, Alessio ; Kennedy, Michael Peter ; Levantino, Salvatore ; Samori, Carlo

IEEE transactions on circuits and systems. I, Regular papers, 2021-07, Vol.68 (7), p.2775-2786 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
2
A 23-GHz Low-Phase-Noise Digital Bang-Bang PLL for Fast Triangular and Sawtooth Chirp Modulation
A 23-GHz Low-Phase-Noise Digital Bang-Bang PLL for Fast Triangular and Sawtooth Chirp Modulation
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 23-GHz Low-Phase-Noise Digital Bang-Bang PLL for Fast Triangular and Sawtooth Chirp Modulation

Cherniak, Dmytro ; Grimaldi, Luigi ; Bertulessi, Luca ; Nonis, Roberto ; Samori, Carlo ; Levantino, Salvatore

IEEE journal of solid-state circuits, 2018-12, Vol.53 (12), p.3565-3575 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
3
A Novel LO Phase-Shifting System Based on Digital Bang-Bang PLLs With Background Phase-Offset Correction for Integrated Phased Arrays
A Novel LO Phase-Shifting System Based on Digital Bang-Bang PLLs With Background Phase-Offset Correction for Integrated Phased Arrays
Material Type:
Artigo 		Adicionar ao Meu Espaço

A Novel LO Phase-Shifting System Based on Digital Bang-Bang PLLs With Background Phase-Offset Correction for Integrated Phased Arrays

Tesolin, Francesco ; Dartizio, Simone M. ; Buccoleri, Francesco ; Santiccioli, Alessio ; Bertulessi, Luca ; Samori, Carlo ; Lacaita, Andrea L. ; Levantino, Salvatore

IEEE journal of solid-state circuits, 2023-09, Vol.58 (9), p.1-12 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
4
10.1 An 8.75GHz Fractional-N Digital PLL with a Reverse-Concavity Variable-Slope DTC Achieving 57.3fsrms Integrated Jitter and −252.4dB FoM
10.1 An 8.75GHz Fractional-N Digital PLL with a Reverse-Concavity Variable-Slope DTC Achieving 57.3fsrms Integrated Jitter and −252.4dB FoM
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

10.1 An 8.75GHz Fractional-N Digital PLL with a Reverse-Concavity Variable-Slope DTC Achieving 57.3fsrms Integrated Jitter and −252.4dB FoM

Rossoni, Michele ; Dartizio, Simone Mattia ; Tesolin, Francesco ; Castoro, Giacomo ; Dell'Orto, Riccardo ; Samori, Carlo ; Lacaita, Andrea Leonardo ; Levantino, Salvatore

2024 IEEE International Solid-State Circuits Conference (ISSCC), 2024, Vol.67, p.188-190

IEEE

Sem texto completo

Citações Citado por
5
A Background Calibration Technique to Control the Bandwidth of Digital PLLs
A Background Calibration Technique to Control the Bandwidth of Digital PLLs
Material Type:
Artigo 		Adicionar ao Meu Espaço

A Background Calibration Technique to Control the Bandwidth of Digital PLLs

Mercandelli, Mario ; Grimaldi, Luigi ; Bertulessi, Luca ; Samori, Carlo ; Lacaita, Andrea L. ; Levantino, Salvatore

IEEE journal of solid-state circuits, 2018-11, Vol.53 (11), p.3243-3255 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
6
Novel Feed-Forward Technique for Digital Bang-Bang PLL to Achieve Fast Lock and Low Phase Noise
Novel Feed-Forward Technique for Digital Bang-Bang PLL to Achieve Fast Lock and Low Phase Noise
Material Type:
Artigo 		Adicionar ao Meu Espaço

Novel Feed-Forward Technique for Digital Bang-Bang PLL to Achieve Fast Lock and Low Phase Noise

Bertulessi, Luca ; Cherniak, Dmytro ; Mercandelli, Mario ; Samori, Carlo ; Lacaita, Andrea L. ; Levantino, Salvatore

IEEE transactions on circuits and systems. I, Regular papers, 2022-05, Vol.69 (5), p.1858-1870 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
7
A 1.7 GHz Fractional-N Frequency Synthesizer Based on a Multiplying Delay-Locked Loop
A 1.7 GHz Fractional-N Frequency Synthesizer Based on a Multiplying Delay-Locked Loop
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 1.7 GHz Fractional-N Frequency Synthesizer Based on a Multiplying Delay-Locked Loop

Levantino, Salvatore ; Marucci, Giovanni ; Marzin, Giovanni ; Fenaroli, Andrea ; Samori, Carlo ; Lacaita, Andrea L.

IEEE journal of solid-state circuits, 2015-11, Vol.50 (11), p.2678-2691 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
8
A 1.6-to-3.0-GHz Fractional- MDLL With a Digital-to-Time Converter Range-Reduction Technique Achieving 397-fs Jitter at 2.5-mW Power
A 1.6-to-3.0-GHz Fractional- MDLL With a Digital-to-Time Converter Range-Reduction Technique Achieving 397-fs Jitter at 2.5-mW Power
Material Type:
Artigo 		Adicionar ao Meu Espaço

A 1.6-to-3.0-GHz Fractional- MDLL With a Digital-to-Time Converter Range-Reduction Technique Achieving 397-fs Jitter at 2.5-mW Power

Santiccioli, Alessio ; Mercandelli, Mario ; Lacaita, Andrea L. ; Samori, Carlo ; Levantino, Salvatore

IEEE journal of solid-state circuits, 2019-11, Vol.54 (11), p.3149-3160 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
9
A Novel Topology of Coupled Phase-Locked Loops
A Novel Topology of Coupled Phase-Locked Loops
Material Type:
Artigo 		Adicionar ao Meu Espaço

A Novel Topology of Coupled Phase-Locked Loops

Karman, Saleh ; Tesolin, Francesco ; Levantino, Salvatore ; Samori, Carlo

IEEE transactions on circuits and systems. I, Regular papers, 2021-03, Vol.68 (3), p.989-997 [Periódico revisado por pares]

New York: IEEE

Texto completo disponível

Citações Citado por
10
10.6 A 10GHz FMCW Modulator Achieving 680MHz/μs Chirp Slope and 150kHz rms Frequency Error Based on a Digital-PLL with a Non-Uniform Piecewise-Parabolic Digital Predistortion
10.6 A 10GHz FMCW Modulator Achieving 680MHz/μs Chirp Slope and 150kHz rms Frequency Error Based on a Digital-PLL with a Non-Uniform Piecewise-Parabolic Digital Predistortion
Material Type:
Ata de Congresso 		Adicionar ao Meu Espaço

10.6 A 10GHz FMCW Modulator Achieving 680MHz/μs Chirp Slope and 150kHz rms Frequency Error Based on a Digital-PLL with a Non-Uniform Piecewise-Parabolic Digital Predistortion

Tesolin, Francesco ; Dartizio, Simone Mattia ; Castoro, Giacomo ; Buccoleri, Francesco ; Rossoni, Michele ; Cherniak, Dmytro ; Samori, Carlo ; Lacaita, Andrea Leonardo ; Levantino, Salvatore

2024 IEEE International Solid-State Circuits Conference (ISSCC), 2024, Vol.67, p.198-200

IEEE

Sem texto completo

Citações Citado por
Resultados 1 2 3 4 5 next page

Personalize Seus Resultados

  1. Editar

Refine Search Results

Expandir Meus Resultados

  1.   

Mostrar Somente

  1. Recursos Online (59)
  2. Revistas revisadas por pares (42)

Refinar Meus Resultados

Tipo de Recurso 

  1. Artigos  (45)
  2. Anais de Congresso  (24)
  3. Book Chapters  (2)
  4. magazinearticle  (1)
  5. Mais opções open sub menu

Data de Publicação 

De até
Refinar
  1. Antes de2004  (9)
  2. 2004Até2008  (10)
  3. 2009Até2013  (25)
  4. 2014Até2019  (14)
  5. Após 2019  (15)
  6. Mais opções open sub menu

  • Realização: ABCD-USP USP   Logos de Redes Sociais: Freepik

Buscando em bases de dados remotas. Favor aguardar.